隨著人工智慧(AI)、高效能運算(HPC)以及大規模資料中心架構對運算能力的渴求達到前所未有的高度,半導體產業正加速向「小晶片」(Chiplet)設計轉型。半導體電子設計廠商 Cadence(益華電腦) 於近日正式宣布,其第三代通用小晶片互連(Universal Chiplet Interconnect Express, UCIe)IP 解決方案已成功於台積電(TSMC)的 N3P 先進製程技術上完成投片(Tapeout)。這項里程碑不僅標誌著每通道速度達到業界領先的 64 Gbps,更為下一波 AI 創新奠定了堅實的硬體基礎。
台積電 N3P 製程加持,Cadence 第三代通用小晶片互連 IP 解決方案完成投片 |
| 作者 Atkinson|發布日期 2025 年 12 月 23 日 7:30 | 分類 AI 人工智慧 , IC 設計 , 半導體 |



