台積電在積體光路 PIC 產能的佈局時程？

台積電正加速推進矽光子與積體光路（PIC）的產能佈局，預計 2026 年進入共同封裝光學（CPO）量產元年。根據最新進度，台積電研發的緊湊型通用光子引擎（COUPE）技術已於 2025 年完成可拔插收發模組驗證，傳輸速率達 1.6 Tbps；2026 年將進一步整合 CoWoS 先進封裝，將光引擎與 ASIC 晶片共同封裝，推升頻寬至 6.4 Tbps。產能規劃方面，目前 PIC 月產能約 500 片，但在輝達（Nvidia）與博通（Broadcom）等大客戶需求帶動下，預期 2027 年第一季月產能將大幅擴增至 1 萬片，展現其從晶圓代工跨足光電整合封裝的強大野心。

這項佈局反映出台積電試圖透過 SoIC-X 3D 封裝技術，在矽光子領域實現「彎道超車」的戰略意圖。相較於傳統 2D 或 2.5D 封裝，COUPE 平台利用混合鍵合技術將 N7 製程的電子晶片（EIC）與 N65 製程的光子晶片（PIC）垂直堆疊，能有效解決訊號延遲與功耗問題，將每位元傳輸功耗降至 0.1 pJ/bit 以下。隨著 AI 算力需求從萬卡擴張至十萬卡等級，傳統銅線傳輸已達物理極限，台積電掌握 PIC 製造與先進封裝的一條龍服務，不僅鞏固了其在 AI 基礎設施的領導地位，更將帶動台灣封測與光通訊供應鏈轉型，建立起難以跨越的技術護城河。