針對 2nm 以下先進製程，非接觸量測能否解決測試瓶頸？

隨著半導體製程邁入 2 奈米及埃米（Angstrom）世代，傳統接觸式奈米探針（Nano-probe）正面臨物理極限。在 GAA 架構與極薄介電層下，物理接觸極易造成結構損壞或電荷累積導致電性飄移。目前業界如台積電與 imec 正積極導入非接觸式或低損傷量測技術，例如利用 SEM（掃描式電子顯微鏡）輔助量測或光學關鍵尺寸量測（OCD）。imec 近期在 High NA EUV 技術突破中，已能針對 20 奈米間距的釕（Ru）線路進行高精度的電性測試驗證。這類非接觸技術能有效解決碳污染與探針定位精準度問題，成為確保 2 奈米以下良率的關鍵基礎設施。

導入非接觸量測技術的核心動機在於「全生命週期的不確定性管理」。2 奈米晶片開發成本動輒破億美元，任何微小的物理損傷都可能導致整片晶圓報廢，因此降低測試過程中的機械應力是必然選擇。這不僅是技術升級，更是產業競爭力的展現；台積電、三星與英特爾在 2 奈米節點的勝負，很大程度取決於誰能更早建立自動化、高吞吐量的非接觸檢測生態系。未來，隨著電晶體結構轉向 CFET，量測技術將從單純的表面檢測演進為 3D 斷層掃描式分析。這將帶動 KLA、應用材料等設備商的技術革新，並迫使晶片設計端在 EDA 階段就必須納入更多可測試性設計（DFT），以應對日益嚴苛的良率挑戰。