ASIC 需求，如何帶動載板規格升級？

隨著雲端大廠加速自研 AI ASIC 晶片，伺服器架構正進入高頻、高功耗、高密度的「三高時代」，直接推升載板與 PCB 的規格門檻。為追求低損耗與極速傳輸，ASIC 伺服器的 PCB 層數已從傳統的 20 層以下，躍升至 20 至 30 層以上，甚至導入高層 HDI 設計。材料端也同步升級，全面採用 M8U 或 M9 等級的低損耗材料，並搭配 T-glass 玻纖布與極低粗糙度銅箔。這項轉變使單台伺服器的載板與 PCB 價值量較傳統機種提升逾兩倍，帶動南電、欣興等台廠供應鏈進入技術驅動的高毛利週期。

雲端巨頭捨棄通用 GPU 轉向自研 ASIC，核心動能在於追求更高的算力能效比與成本自主權，而這股趨勢正重塑載板產業的議價結構。由於 ASIC 需整合多顆 HBM 記憶體，並採用 CoWoS 或 FOCoS 等先進封裝技術，對 ABF 載板的平整度、散熱係數及訊號完整性要求近乎苛刻。這不僅讓載板從單純的電路載體轉變為釋放算力的核心層，更使上游材料如高階玻纖布與銅箔出現長期供需緊張。未來兩年，掌握高層 HDI 與先進封裝載板技術的廠商，將在 AI 算力競賽中掌握更多話語權，並藉由產品組合優化抵禦消費性電子的波動。